先進(jìn)封裝 (AP) 是指封裝集成電路 (IC) 以提高性能的多種創(chuàng)新技術(shù)。與傳統(tǒng)封裝相比，它具有高集成度、工藝方法更加多元以及更優(yōu)的導(dǎo)電和散熱性能等優(yōu)點(diǎn)。
先進(jìn)封裝的結(jié)構(gòu)大致包括：倒裝芯片（Flip-Chip，F(xiàn)C）、2.5D封裝與3D封裝、晶圓級(jí)封裝（Wafer Level Package，WLP）、系統(tǒng)級(jí)封裝（SiP）、Chiplet。
先進(jìn)封裝的工藝大致含有：Bump（凸塊）工藝、RDL（重布線層）工藝、TSV（硅通孔）工藝。
先進(jìn)封裝結(jié)構(gòu)
倒裝芯片（Flip chip）
在傳統(tǒng)封裝技術(shù)中，芯片被封裝在底部，并通過(guò)金線連接到封裝基板上。而倒裝芯片技術(shù)則將芯片直接翻轉(zhuǎn)并安裝在封裝基板上，然后使用微小的焊點(diǎn)或?qū)щ娔z水進(jìn)行連接。這種封裝技術(shù)具有較高的信號(hào)密度、較小的體積、高速傳輸和良好的熱傳導(dǎo)性能，因此在半導(dǎo)體行業(yè)得到了廣泛應(yīng)用。
2.5D封裝與3D 封裝
2.5D 封裝：采用硅或重分布層 (RDL) 扇出的中介層被用于在 SoC 的裸片之間路由信號(hào)；3D 封裝：采用混合鍵合或以上技術(shù)的某種組合來(lái)實(shí)現(xiàn)芯片的垂直堆疊。
2.5D/3D 堆疊封裝涉及垂直堆疊多個(gè)裸片或芯片，形成三維結(jié)構(gòu)。該平臺(tái)可實(shí)現(xiàn)更高的集成度、更高的性能和更小的外形尺寸，使其成為應(yīng)對(duì)人工智能、5G 和 HPC 應(yīng)用挑戰(zhàn)的重要技術(shù)。
晶圓級(jí)封裝
晶圓級(jí)封裝是在切割晶圓成單個(gè)芯片之前，在整個(gè)晶圓上進(jìn)行封裝過(guò)程。晶圓級(jí)封裝分為扇入型晶圓級(jí)芯片封裝（Fan-In WLCSP）和扇出型晶圓級(jí)芯片封裝（Fan-Out WLCSP），其特點(diǎn)是在整個(gè)封裝過(guò)程中，晶圓始終保持完整。
系統(tǒng)級(jí)封裝(SiP)
系統(tǒng)級(jí)封裝（SiP）技術(shù)是通過(guò)將多個(gè)裸片（Die）及無(wú)源器件整合在單個(gè)封裝體內(nèi)的集成電路封裝技術(shù)。在后摩爾時(shí)代，系統(tǒng)級(jí)封裝（SiP）技術(shù)可以幫助芯片成品增加集成度、減小體積并降低功耗。
Chiplet
Chiplet是一種集成電路設(shè)計(jì)和封裝方法，它將一個(gè)芯片（稱為主芯片）與多個(gè)輔助芯片（稱為chiplet）集成在一起，以形成一個(gè)功能完整的系統(tǒng)。Chiplet技術(shù)的出現(xiàn)是為了解決集成電路尺寸和復(fù)雜性不斷增加所帶來(lái)的挑戰(zhàn)，提高系統(tǒng)集成度、性能和靈活性。
先進(jìn)封裝工藝
Bump（凸塊）工藝
凸塊制造技術(shù)（Bumping）是在芯片上制作凸塊，通過(guò)在芯片表面制作金屬凸塊提供芯片電氣互連的“點(diǎn)”接口，廣泛應(yīng)用于 FC、WLP、CSP、3D 等先進(jìn)封裝。Bumping 工藝介于產(chǎn)業(yè)鏈前道集成電路制造和后道封裝測(cè)試之間，是先進(jìn)封裝的核心技術(shù)之一。
RDL（重布線層）工藝
RDL是指重新布線的行為。該工藝的目的是通過(guò)添加額外的金屬層來(lái)重新排列晶圓上已經(jīng)形成的鍵合墊。RDL技術(shù)是一種晶圓級(jí)工藝，只重新配置焊盤，經(jīng)過(guò)RDL的晶圓要經(jīng)過(guò)傳統(tǒng)的封裝工藝來(lái)完成封裝。下圖顯示了使用RDL技術(shù)將襯墊重新分配到邊緣的中心襯墊芯片的示意圖和橫截面結(jié)構(gòu)。
TSV（硅通孔）工藝
硅通孔是一種通過(guò)在硅片上鉆孔來(lái)容納電極的芯片堆疊技術(shù)。硅通孔封裝的主要優(yōu)勢(shì)在于性能優(yōu)越且封裝尺寸較小。相比采用傳統(tǒng)引線方法實(shí)現(xiàn)芯片與芯片互連或芯片與基板互連，硅通孔通過(guò)在芯片上鉆孔并填充金屬等導(dǎo)電材料來(lái)實(shí)現(xiàn)芯片垂直互連。
使用硅通孔技術(shù)的芯片剖面圖（? HANOL出版社）
資料來(lái)源于網(wǎng)絡(luò)公開(kāi)資料，侵刪
